采样时间和 PID 时序 PID 块是数字化的模拟量控制函数，所以 PID 输出方程式中的 dt 采样时间不 能设为无穷小。受控的大部分过程可用一次或二次方程近似表示，相当于纯 时间滞后。PID 块设定一个 CV 输出给过程，并使用过程反馈回来的 PV 值来 确定 Error，以便调节下一次的 CV 输出值。总计时间是一个关键的过程参 数，这个参数确定 PV 在多长时间后响应 CV 的变化。如下面关于设定回环增 益部分所讨论的，在 CV 发生阶跃时，总计时间常量，Tp+Tc，是一阶系统 PV 值达到 CV 值 63%所需要的时间。如果 PID 块的采样时间不小于总计时间 的 1/2，那麽 PID 块无法实现对此过程的控制。太大的采样时间会使控制不稳 定 。 采样时将不应大于总计时间的 1/10(差的情况下也不能大于总计时间的 1/5)。例如，如果预计 PV 值会用 2 秒钟的时间到达终值的 2/3，采样时间应 小于 0.2 秒，差的情况下也不能大于 0.4 秒。另一方面，采样时间也不能太 小，例如小于总计时间的 1/1000，或者积分器的 Ki * Error * dt 值趋向于 0 的 情况。
8 100K.acq./voie +FLT.BESSEL
PCI238/BU CARTE PCI 8 E.DIFF. ISOLEES 16 bits G1 à 8 100K.acq./voie +FLT.BUTH.
PCI264 CARTE PCI 64 ENTREES SORTIES DIGITALES PROTEGEES 70V / 100mA μD68 PINS
PCI307 CARTE PCI 4 VOIES DE COMPTAGE ISOLEES 32 BITS μD68 PINS
PCI744 CARTE PCI 16 SORTIES ANALOGIQUES ± 10 VOLTS 14 bits μD68 PINS
PCI786 CARTE PCI 8 SORTIES ANALOGIQUES ISOLEES ± 10 VOLTS 16 bits μD68 PINS
PCIDX6 CARTE CPU POUR LE TEMPS REEL 
